Ivytown, Steamroller, 14 i 16 nm Process Highlight ISSCC

Tot i que els venedors de xips generalment no introdueixen nous xips a l'any Conferència internacional de circuits d'estat sòlid (ISSCC), sovint donen més detalls sobre el funcionament intern dels productes ja anunciats. Aquí hi ha algunes coses que em van semblar interessants a l'espectacle d'aquesta setmana.



Arquitectura del servidor Ivytown d'Intel
intel ivytown isscc 2014

Intel va parlar de l'última versió de la seva família de processadors Xeon E7, un xip amb fins a 15 nuclis i 30 fils, conegut com Ivytown. Es basa en l'arquitectura Ivy Bridge EP utilitzada al Xeon E5 2600 V2. El processador es construeix amb la tecnologia de procés de 22 nm d'Intel amb transistors Tri-Gate (les aletes tenen 34 nm d'alçada i 8 nm d'ample) i substituirà l'actual Xeon E7 basat en Westmere EX. En comparació, l'actual Xeon E7, que es produeix amb un processador planar HKMG de 32 nm, té 10 nuclis i 20 fils, i té 30 MB de memòria cau L3 en comparació amb 37,5 MB a la versió Ivytown.





Una de les característiques més interessants d'aquesta nova família de processadors és la seva arquitectura modular. El pla consta de tres columnes de cinc nuclis, cadascuna amb la seva pròpia porció de memòria cau L3, un bus d'anell incrustat i IO dedicada a la part superior i inferior de les columnes (enllaços QPI a la part superior i controlador de memòria a la part inferior). Intel té previst crear una versió de 10 nuclis eliminant la columna de la dreta; i per crear una versió de 6 nuclis eliminant encara més dues files.

La versió de 15 nuclis té 4.310 milions de transistors, que Intel diu que és el màxim per a qualsevol microprocessador, i mesura 541 mil·límetres quadrats. La versió de 10 nuclis té 2.890 milions de transistors i mesura 341 mil·límetres quadrats. La variant de 6 nuclis té 1.860 milions de transistors i mesura 257 mil·límetres quadrats. Les freqüències de funcionament oscil·len entre 1,4 GHz i 3,8 GHz amb TDP que oscil·len entre 40 W i 150 W.



funda transparente per a iPhone 6

L'altre aspecte interessant d'Ivytown és la seva arquitectura de memòria intermèdia. La mateixa matriu admet memòria DDR3 estàndard de quatre canals que s'executa fins a 1867 MT/s i una nova interfície VMSE (Voltage-Mode Single-Ended) de quatre canals a un buffer d'extensió de memòria que funciona a 2667 MT/s. En total, pot suportar fins a 12 TB de memòria en un servidor de 8 sòcols, tres vegades la capacitat de memòria de Westmere EX. La versió de 15 nuclis estarà disponible en dos paquets diferents: un que és compatible amb la plataforma Romley existent (Socket-R) per a actualitzacions fàcils i un altre que permet una nova plataforma mitjançant buffers de memòria.

Més detalls de Haswell
intel haswell isscc 2014

Intel també va donar una sèrie de detalls sobre l'arquitectura Haswell, utilitzada a l'actual família Core. Això també utilitza transistors Tri-Gate de 22 nm. Intel va dir que Haswell integra diverses tecnologies noves, com ara un regulador de tensió totalment integrat o FIVR (consolidant la plataforma de cinc reguladors de tensió a un), memòria cau DRAM incrustada per a un millor rendiment gràfic, estats de menor potència, IO optimitzat, instruccions AVX2 i un unitat entera SIMD més àmplia.

blu - studio x plus

Hi ha tres variacions bàsiques de Haswell: Primer, hi ha un quad-core que es comunica amb un PCH (Platform Controller Hub) independent amb gràfics més ràpids (de dos a quatre nuclis). En segon lloc, hi ha una plataforma ultrabook que combina un Haswell de doble nucli amb el PCH en un únic paquet multixip. El processador admet estats de potència més baixa, el PCH es modifica per a una potència més baixa i els dos es comuniquen a través d'un bus de baixa potència, tot això redueix la potència d'espera en un 95 per cent. Finalment, hi ha una versió amb gràfics Iris Pro i 128 MB de memòria cau eDRAM al mateix paquet. Els paquets multixip utilitzen una E/S al paquet que proporciona un gran ample de banda amb poca potència entre la CPU i el PCH i l'eDRAM.

Depenent del nombre de nuclis de CPU i dels gràfics (GT2 o GT3), Haswell té entre 960 i 1.700 milions de transistors i la matriu mesura entre 130 i 260 mil·límetres quadrats. Està dissenyat per funcionar a 0,7 a 1,1 volts amb un ampli rang de freqüències d'1,1 a 3,8 GHz.

La matriu eDRAM de 128 GB mesura 77 mil·límetres quadrats i proporciona una amplada de banda màxima de 102 GBps. Intel va dir que, en comparació amb el mateix sistema sense eDRAM, la memòria cau addicional ofereix guanys de rendiment de fins a un 75 per cent, tot i que el rendiment global augmenta entre un 30 i un 40 per cent.

Steamroller d'AMD Powers Kaveri
amd steamroller isscc 2014

AMD, que tendeix a posar més gràfics en el que anomena les seves unitats de processament accelerat (APU, o processadors que combinen CPU i gràfics) es va centrar en el seu nou nucli de CPU, conegut com Steamroller, que s'utilitza a la nova sèrie de processadors Kaveri de la companyia. El nucli Steamroller, produït en un procés CMOS a granel de 28 nm, té 236 milions de transistors en una àrea de 29,47 mil·límetres quadrats. Això inclou dos nuclis enters, dues unitats de descodificació d'instruccions i diversos elements compartits, com ara la recuperació d'instruccions, la unitat de coma flotant i 2 MB de memòria cau L2. AMD normalment utilitza un d'aquests mòduls Steamroller als seus xips de 'doble nucli' (que reflecteixen els 2 nuclis enters); i dos en els seus xips 'quad-core'.

En comparació amb el nucli Piledriver anterior, que es va produir amb un procés SOI de 32 nm, Steamroller afegeix una segona unitat de descodificació d'instruccions, una memòria cau d'instruccions compartida més gran de 96 KB i altres millores. AMD va dir que això va provocar fins a un 14,5 per cent més d'instruccions per cicle, la qual cosa es tradueix en un 9 per cent millor de rendiment en aplicacions d'un sol fil i un 18 per cent més de rendiment en aplicacions de doble fil. També pot funcionar a una freqüència de 500 MHz més gran a la mateixa potència o oferir aproximadament el mateix rendiment amb una reducció de potència del 38 per cent. El nucli Steamroller està dissenyat per funcionar a un rang de 0,7 a 1,45 volts.

Processadors mòbils de MediaTek, Renesas i Qualcomm
Diverses empreses van fer presentacions sobre els seus processadors basats en ARM.

sigma 50-100 mm f1.8

MediaTek va parlar del seu processador multinúcle heterogeni (HMP) de 28 nm amb una CPU de quatre nuclis i una GPU dual. El xip MediaTek té dos nuclis Cortex A15, que funcionen a 1,8 GHz, i dos nuclis Cortex A7, que funcionen a 1,4 GHz, combinats amb una GPU de doble nucli Imagination G6200 de 400 MHz. També té un còdec de vídeo de maquinari Full HD i un processador de sensor d'imatge de 13 megapíxels.

MediaTek també va parlar de la tecnologia PTP (Performance, Thermal, and Power) que supervisa el xip i controla la potència. En aquest cas, la companyia va dir que PTP permet un augment del 23% de la velocitat del rellotge o un estalvi d'energia de fins a un 41%.

els millors jocs de canvi de menys de 10 anys

Aquest xip utilitza el veritable processament HMP d'ARM, el que significa que qualsevol combinació de nuclis grans i petits d'un a quatre es pot executar en funció de la càrrega de treball. MediaTek va dir que mitjançant l'ús de veritable HMP, el xip pot oferir un rendiment entre un 33 i un 51% millor en càrregues de treball pesades o una eficiència energètica 2-5 vegades millor en càrregues de treball lleugeres, mentre que la gestió tèrmica adaptativa ofereix un altre augment del rendiment del 10%.

Renesas va presentar una 'proposta' de processador heterogeni de vuit nuclis HPM de 28 nm dissenyat per a dispositius mòbils i sistemes d'informació d'entreteniment per a cotxes. El xip utilitza quatre nuclis Cortex A15 de 2 GHz i quatre nuclis Cortex A7 d'1 GHz. És capaç d'operar els 8 nuclis simultàniament per obtenir el màxim rendiment, però també utilitza l'arquitectura heterogènia i les tècniques de gestió de l'energia per optimitzar el rendiment per a determinades càrregues de treball o sobres de potència.

Qualcomm va descriure el seu processador de senyal digital Hexagon, que s'utilitza als seus SoC mòbils per a una varietat d'aplicacions multimèdia i mòdems. La versió actual es fabrica amb un procés CMOS a granel HKMG de 28 mm. Aquest disseny té com a objectiu instruccions altes per rellotge en lloc de freqüències operatives altes.

Pel que fa al servidor ARM, Applied Micro va parlar del processador ARMv8 de 64 bits de primera generació de l'empresa, anunciat per primera vegada durant el recent Open Compute summit . Es basa en un mòdul de processador 'Potenza' (PMD), que inclou dos nuclis que comparteixen 256 KB de memòria cau L2. Potenza es fabrica en CMOS a granel de 40 nm i cada PMD conté 84 milions de transistors i utilitza 14,8 mil·límetres quadrats d'àrea de matriu. Pot funcionar fins a 3 GHz a 0,9 volts, però té una mitjana de 4,5 W amb càrregues de treball típiques. La plataforma del servidor X-Gene 3 inclou quatre PMD (vuit nuclis), una memòria cau L3 compartida de 8 MB i quatre canals de memòria DRAM al voltant d'un commutador central. També integra Ethernet de 10 GB, SATA 2/3, PCIe Gen. 3 i USB 3.0.

Godaddy Bookkeeping pagaments gestionats per eBay

La propera generació de tecnologia de procés de xip
També hi va haver un parell de presentacions sobre la propera generació de tecnologia de procés de xips, ja que gairebé tots els principals fabricants de xips tenen previst passar a la producció 3D o FinFET, al node de 14 o 16 nm (després d'Intel, que ja envia xips de 22 nm). amb aquesta tecnologia).

Samsung va parlar del seu proper procés FinFET de 14 nm, mostrant una matriu SRAM de 128 Mb 6T i un xip de prova. Samsung va dir que els FinFET són una bona solució per als SoC mòbils de baixa potència perquè proporcionen un bon escalat, una gran intensitat de corrent i una fuita baixa i tenen un bon control del canal curt.

Això també suposa alguns reptes per a les SRAM, perquè la tensió d'alimentació de la SRAM no s'ha escalat. SRAM ara ocupa el 20-30 per cent de l'àrea de matriu d'un SoC, però utilitza al voltant del 40-50 per cent de la potència. Per abordar aquests problemes, Samsung va proposar algunes tècniques noves per operar SRAM mitjançant transistors FinFET a una tensió d'alimentació més baixa.

TSMC va abordar problemes similars, mostrant el seu xip SRAM de 16 nm de 128 Mb. TSMC va dir que els FinFET s'han convertit en una tecnologia principal per a la producció més enllà dels 20 nm, però va dir que la mida de l'amplada i la longitud del canal amb FinFET és un repte per escalar 6T-SRAM i la tensió de subministrament convencionals. TSMC va proposar dues tècniques d'ajuda a l'escriptura per superar aquests problemes.

Es tracta de problemes força tècnics, però resoldre els problemes és fonamental si volem obtenir xips més densos i eficients energèticament en el futur.

Recomanat